

با حمایت بنیاد ملی علم ایران
منتشر می‌شود:

فراخوان

دستیابی به دانش فنی طراحی
برد تجمیع دیسک‌های NVMe سرور
با فناوری PCIe ۵ (با سرعت ۳۲ GT/S)

شرکت در این فراخوان و ارائه پروپوزال تنها برای اعضای هیئت‌علمی فعال در یکی از دانشگاه‌ها و موسسات آموزش عالی کشور به‌عنوان سرپرست تیم پژوهشی مجاز است.

پروپوزالی که بیشترین تناسب را با الزامات این نیاز تحقیقاتی داشته باشد؛ انتخاب و به‌عنوان مجری به شرکت دانش‌بنیان متقاضی معرفی خواهد شد.

«برد تجمیع (Backplane) دیسک» قطعه‌ای ضروری در سرور است که جهت انتقال داده و توزیع برق میان دیسک‌های سرور جهت تسهیل نصب ابزارهای ذخیره‌سازی به صورت مرکزی استفاده می‌شود. این برد همچنین در انواع Storage شامل DAS و NAS، رایانه‌های صنعتی و ایستگاه‌های کاری به کار می‌رود.

پروژه بومی‌سازی برد تجمیع دیسک‌های NVMe با فناوری PCI Express ۵/۰ Revision (با سرعت ۳۲ گیگابایت‌نسخه بر ثانیه برای هر Lane)، با بهره‌گیری از سرعت و پهنای باند چند برابری آن نسبت به فناوری‌های گذشته مانند SAS و SATA، امکان رقابت بیشتر را در روند شتابان فناوری اطلاعات و ارتباطات در زمینه پردازش سریع و ذخیره‌سازی انبوه داده‌ها برای نسل‌های آتی سرور فراهم خواهد کرد.

پیشینه مسئله پژوهشی

در عصر کنونی، رشد تصاعدي داده‌ها در حوزه‌هایی مانند هوش مصنوعی، کلان‌داده و اینترنت اشیا، نیاز به زیرساخت‌های ذخیره‌سازی با سرعت و پهنای باند فوق‌العاده بالا را به یک الزام حیاتی تبدیل کرده است. در این میان، سرورها به عنوان ستون فقرات فناوری اطلاعات، نیازمند پیشرفته‌ترین فناوری‌های ارتباطی برای انتقال داده بین پردازنده و حافظه‌های ذخیره‌سازی هستند.

«برد تجميع (Backplane) دیسک» به عنوان قطعه‌ای کلیدی در این معماری، نقش واسط بین دیسک‌ها و مادربرد یا کارت کنترلر را ایفا می‌کند. با وجود پیشرفت‌های شرکت‌های دانش‌بنیان داخلی در زمینه طراحی بردهای الکترونیکی و شاسی سرور، دستیابی به فناوری‌های نسل جدید که قادر به پشتیبانی از سرعت‌های بسیار بالا باشند، همچنان با چالش مواجه است.

نسل‌های قبلی فناوری‌های ذخیره‌سازی مانند SAS و SATA، به دلیل محدودیت ذاتی در پهنای باند، پاسخگوی نیازهای محاسباتی امروز مانند پردازش همزمان داده‌های حجیم در مراکز داده نیستند. فناوری PCI Express (PCIe) با ارائه مسیرهای ارتباطی پرسرعت، راهگشای این مشکل بوده است. نسل پنجم این فناوری (PCIe 5.0) با سرعت 32 گیگابایت بر ثانیه (GT/s) برای هر Lane، پهنای باندی دو برابر نسل قبلی خود فراهم می‌کند. با این حال، طراحی بردهای مداری که بتوانند سیگنال‌هایی با این فرکانس بالا (در محدوده 16 گیگاهرتز) را با حداقل افت و اعوجاج انتقال دهند، یک مسئله فنی بسیار پیچیده و تخصصی محسوب می‌شود.

از منظر کلان، بومی‌سازی این فناوری توانمندساز، وابستگی کشور به واردات را کاهش داده، امنیت زیرساخت‌های حیاتی اطلاعاتی را افزایش می‌دهد و زمینه‌ساز توسعه نسل آینده سرورهای پردازشی و ذخیره‌سازی داخلی می‌شود. این دستاورد نه تنها یک محصول سخت‌افزاری، بلکه گامی اساسی در جهت حاکمیت دیجیتال و اقتصاد دانش‌بنیان است. با توجه به سرعت بالای تغییرات فناوری و نیاز مبرم به زیرساخت‌های پیشرفته، انجام این پژوهش برای دستیابی به دانش فنی طراحی برد تجميع دیسک‌های NVMe با فناوری PCIe 5.0، از اهمیت ویژه‌ای برخوردار است و می‌تواند جایگاه صنعت سرورسازی کشور را در سطح منطقه ارتقا دهد.

مشروح مسئله پژوهشی

پروژه حاضر با هدف دستیابی به دانش فنی طراحی و ساخت برد تجميع (Backplane) برای دیسک‌های NVMe مبتنی بر فناوری PCI Express نسل پنجم (PCIe Gen 5) تعریف شده است. موفقیت در این پروژه به معنای عبور از محدودیت‌های فنی بردهای فرکانس بالا و دستیابی به محصولی است که از سرعت ۳۲ گیگاترنسفر بر ثانیه برای هر Lane پشتیبانی کند. هدف نهایی، طراحی بردهایی با قابلیت جایگذاری در سرورهای 2U است که توانایی میزبانی از ۸ دیسک SFF (۲,۵ اینچ) را داشته و امکان نصب همزمان ۳ عدد از این بردها را در یک شاسی سرور فراهم آورد.

برای تحقق این هدف، تمرکز اصلی بر روی حل چالش‌های الکترومغناطیسی و سیگنالی ناشی از فرکانس بالای ۱۶ گیگاهرتز خواهد بود. این امر مستلزم بررسی دقیق عوامل متعددی از جمله انتخاب زیرلایه (Substrate) مناسب با تلفات کم، استفاده از تطبیق امپدانس برای جلوگیری از بازتاب سیگنال، مدیریت مسیر برگشتی سیگنال (Return Path)، بهینه‌سازی ساختار وایاها (Vias) برای کاهش اثرات خازنی و القایی، و بهره‌گیری از تکنیک‌های هم‌ترازسازی (Equalization) در فرستنده و گیرنده است. فرآیند طراحی باید به گونه‌ای پیش رود که برد نهایی به عنوان گلوگاه (Bottleneck) در مسیر ارتباطی پرسرعت بین دیسک‌ها و پردازنده عمل نکند.

به منظور تضمین عملکرد مدار در سرعت اسمی، انجام شبیه‌سازی‌های پیشرفته اجزاء محدود با استفاده از نرم‌افزارهای تمام‌موج مانند HFSS و همچنین شبیه‌سازی کانال داده با ابزارهایی نظیر ADS الزامی است. در این شبیه‌سازی‌ها، پارامترهای پراکندگی (S-Parameters)، افت مسیر (Insertion Loss)، نرخ خطای بیت (BER)^۱ نمودار چشم (Eye Diagram) برای مدولاسیون‌های NRZ باید با دقت تحلیل و بهینه‌سازی شوند. نتایج شبیه‌سازی باید به گونه‌ای باشد که تطابق کامل با الزامات استاندارد PCIe 5.0 را نشان دهد. پس از مرحله شبیه‌سازی، ساخت نمونه اولیه (Prototype) با استفاده از فرآیندهای مونتاژ ماشینی دقیق (با توجه به حساسیت فرکانس بالا) انجام خواهد شد. تست‌های عملی با استفاده از تجهیزات پیشرفته مانند تحلیلگر شبکه برداری (VNA)^۲ یا دستگاه TDR^۳

^۱ Bit Error Rate

^۲ Vector Network Analyzer

^۳ Time-Domain Reflectometer

برای اعتبارسنجی نتایج شبیه‌سازی و استخراج پارامترهای واقعی کانال انتقال صورت می‌گیرد. در صورت مشاهده مغایرت، فرآیند عیب‌یابی و اصلاح طرح انجام شده و در صورت نیاز، از زیرلایه‌های با کیفیت‌تر برای بهبود عملکرد استفاده می‌شود.

در پایان، محصول نهایی باید در یک بازه زمانی مشخص (سه ماه) تحت بار واقعی و آزمایش فشار کاری قرار گیرد تا پایداری و کارایی آن در شرایط عملیاتی به اثبات برسد. این پروژه نیازمند دانش عمیق در زمینه مهندسی فرکانس بالا، طراحی PCB^۴، شبیه‌سازی الکترومغناطیس و آشنایی کامل با استانداردهای PCIe است.

چالش‌های نیاز فناوریانه

دستیابی به ارتباط پایدار و بدون خطا در سرعت ۳۲ گیگاترنسفر بر ثانیه بر روی یک PCB، با چالش‌های متعددی مواجه است که مهم‌ترین آنها عبارتند از:

۱. چالش‌های طراحی مدارات فرکانس بالا (۱۶ گیگاهرتز)

مهم‌ترین گلوگاه فنی پروژه، مدیریت یکپارچگی سیگنال (Signal Integrity) در فرکانس‌های بالا است.

- انتخاب زیرلایه: در این فرکانس‌ها، جنس و بافت زیرلایه PCB تأثیر مستقیمی بر افت سیگنال (Insertion Loss) دارد. اثر پوستی (Skin Effect) و تلفات دی‌الکتریک (Dielectric Loss) باید با انتخاب مواد با درجه فرکانس بالا (مانند مواد سری Megtron) به حداقل برسد. همچنین ضخامت و کیفیت روکش مس (مانند روکش صاف و زبری کم) از عوامل کلیدی است.

- تطبیق امپدانس: عدم تطابق امپدانس در مسیرهای سیگنال، منجر به بازتاب سیگنال، کاهش دامنه، افزایش نرخ خطای بیت و بسته شدن نمودار چشم می‌شود. طراحی دقیق هندسه خطوط (عرض، فاصله و ضخامت) و محاسبات لایه‌چینی برای دستیابی به امپدانس تفاضلی هدف (معمولاً ۸۵ یا ۱۰۰ اهم) حیاتی است.

⁴ Printed Circuit Board

- مدیریت مسیر برگشتی سیگنال (Return Path): در فرکانس‌های بالا، مسیر برگشتی جریان (که از طریق صفحات مرجع Ground/Power عبور می‌کند) باید پیوسته و بدون قطعی باشد. هرگونه شکاف یا تغییر در صفحه مرجع، باعث ایجاد اندوکتانس و نویز می‌شود.

- بهینه‌سازی وایاها: وایاها به عنوان ناپیوستگی‌های ساختاری، اثرات خازنی و القایی نامطلوبی دارند. پارامترهایی مانند Anti-Pad، Annular Ring، استفاده از Ground Vias مجاور برای کاهش اندوکتانس، و حذف Via Stub (با استفاده از روش Back-drill) برای بهبود عملکرد در فرکانس‌های بالا ضروری است.

۲. چالش‌های شبیه‌سازی و اعتبارسنجی

شبیه‌سازی دقیق عملکرد برد در محیط نرم‌افزار، یکی از مراحل حیاتی است.

- استخراج دقیق مدل‌های المان‌های غیرفعال و کانکتورها در فرکانس‌های بالا.

- شبیه‌سازی تمام‌موج (Full-Wave) برای محاسبه پارامترهای S (پراکندگی) در بخش‌های بحرانی مسیر.

- استفاده از نتایج شبیه‌سازی تمام‌موج برای تحلیل کانال و استخراج نمودار چشم جهت اطمینان از عملکرد صحیح لایه فیزیکی.

۳. چالش‌های تأمین و تولید

فرآیند ساخت و تأمین با موانع عملیاتی قابل توجهی روبرو است.

- تأمین قطعات و مواد اولیه: سفارش و واردات قطعات خاص و بردهای PCB با کیفیت بالا در شرایط تحریم و کمبود جهانی، زمان‌بر و پیچیده است.

- مونتاژ دقیق: فرکانس بالای کار، نیازمند مونتاژ ماشینی با دقت بسیار بالا است و مونتاژ دستی خطاهای جبران‌ناپذیری ایجاد می‌کند.

- دسترسی به تجهیزات تست: انجام تست‌های اعتبارسنجی نیازمند تجهیزات گران‌قیمت و تخصصی مانند VNA (تحلیلگر برداری شبکه) است که در دسترس بودن آنها محدود است.

- تنوع سخت‌افزاری: اطمینان از سازگاری (Compatibility) برد طراحی شده با انواع مادربردها و دیسک‌های NVMe موجود در بازار (عدم Vendor Lock-In)، نیازمند آزمون‌های گسترده است.

گام‌های پژوهشی و الزامات طرح

گام‌های تحقیقاتی پیشنهادی برای دستیابی به نتایج مدنظر این طرح به شرح زیر است:

فاز ۱: مطالعات پایه و آماده‌سازی

- مطالعات کتابخانه‌ای: بررسی استاندارد PCIe Base Specification Revision 5.0 و مقالات مرتبط با طراحی Backplane‌های فرکانس بالا

- بررسی بازار: شناسایی قطعات موجود (کانکتورها، کریستال‌ها، رگولاتورها و ...) و انتخاب گزینه‌های بهینه از نظر عملکرد، قیمت و قابلیت تأمین

- بررسی قابلیت‌های ساخت: ارزیابی سازندگان PCB داخلی و خارجی از نظر توانایی ساخت بردهای ۱۰ لایه یا بالاتر با مواد (Substrate) مناسب و کیفیت آبکاری طلا

فاز ۲: طراحی و شبیه‌سازی

- طراحی اولیه (Schematic & Layout): طراحی شماتیک و چیدمان اولیه برد با در نظر گرفتن اصول تفکیک آنالوگ/دیجیتال، مدیریت توان (توان ۲۵ وات برای هر دیسک) و تطبیق امپدانس

- شبیه‌سازی سیگنال (Signal Integrity): استفاده از نرم‌افزارهای تخصصی مانند ADS^۵ و HFSS^۶ برای شبیه‌سازی تمام‌موج و استخراج پارامترهای S، نمودار چشم و نرخ خطای بیت

- بهینه‌سازی: اصلاح و بهبود طراحی (مانند تغییر لایه چینی، پهنای خطوط، جانمایی وایاها) بر اساس بازخورد حاصل از شبیه‌سازی‌ها تا دستیابی به نتایج منطبق با استاندارد PCIe 5.0

فاز ۳: ساخت و مونتاژ

- تأمین قطعات و سفارش PCB: سفارش قطعات و چاپ بردهای PCB (حداقل ۱۰ لایه) با کیفیت اعلامی
- مونتاژ: انجام فرآیند مونتاژ قطعات با استفاده از تجهیزات ماشینی (SMT)^۷ برای جلوگیری از خطاهای ناشی از لحیم‌کاری دستی در فرکانس بالا

فاز ۴: تست، ارزیابی و اعتبارسنجی

- تست‌های آزمایشگاهی: اندازه‌گیری پارامترهای اصلی کانال انتقال با استفاده از VNA (تحلیلگر برداری شبکه) و مقایسه با نتایج شبیه‌سازی
- تست عملکردی: نصب دیسک‌های NVMe پرسرعت و اجرای آزمون‌های پهنای باند (Benchmark) برای اطمینان از عدم ایجاد گلوگاه توسط برد
- تست پایداری (Stress Test): قرار دادن محصول در معرض بار کاری سنگین و شرایط دمایی مختلف به مدت حداقل چند ماه برای شناسایی خطاهای احتمالی و سنجش دوام
- تست سازگاری: بررسی عملکرد برد با برندهای مختلف مادربرد و دیسک

^۵ Advanced Design System

^۶ High Frequency Structure Simulation

^۷ Surface-mount technology

فاز ۵: مستندسازی

- ارائه کلیه فایل‌های طراحی (Gerber، BOM^۸ و Schematic)

- تهیه گزارش کامل علمی - پژوهشی شامل نتایج شبیه‌سازی‌ها، روش‌های تست، چالش‌ها و راهکارها

- ارائه مستندات فرآیند عیب‌یابی و اصلاح

خروجی نهایی تحقیق

- خروجی فیزیکی (سخت‌افزاری)

ارائه حداقل یک نمونه کاملاً کارا و تست‌شده از برد Backplane منطبق با مشخصات زیر:

- پشتیبانی از دیسک‌های NVMe با سرعت انتقال داده برای PCIe نسخه ۵ برابر ۳۲ GT/s برای هر مسیر ارتباطی (Lane)

- تطابق با استاندارد PCI Express Revision 5.0

• کانکتور U.2/U.3 با اسلات x4

• جنس و مواد لایه‌های برد: باید از مواد با ضریب تلفات بسیار پایین (Low Loss / Ultra-Low Loss) و مسیرهای PCB با

درجه‌ی بالا استفاده کشود تا افت سیگنال در سرعت ۳۲ گیگاترنسفر بر ثانیه به حداقل برسد.

- پشتیبانی از حداقل ۸ عدد دیسک NVMe (فرم فاکتور SFF 2.5 اینچ)

- قابلیت نصب در سرور با ارتفاع 2U (قابلیت نصب ۳ برد در شاسی)

- تأمین توان ۲۵ وات برای هر دیسک

^۸ Bill Of Material

- پشتیبانی از قابلیت تعویض داغ (Hot-Swap)

- خروجی کیفی (عملکردی)

- طراحی بهینه از نظر مدیریت سیم‌کشی، خنک‌سازی (جریان هوا) و کاهش هزینه نگهداری

- سازگاری با برندهای مختلف مادربرد (عدم Vendor Lock-In)

- قابلیت سفارشی‌سازی و انطباق‌پذیری

- توسعه‌پذیری (امکان استفاده از تعداد بیشتری دیسک در موقعیت واحد)

- قابلیت تنوع‌بخشی گام‌به‌گام در مدل‌های مختلف ۸ دیسک SFF و ۲ دیسک SFF

- سازگاری با نسل‌های جدید محفظه (Caddy) دیسک حافظه

- امکان سفارشی‌سازی از نظر تعداد Lane و Port، نسل (سرعت)، نوع کانکتور و غیره

- سازگاری کامل با نسل‌های قبلی (SAS، SATA، PCIe Gen 3/4)

- کیفیت ساخت شامل بردهای ۱۰ لایه یا بیشتر با آبکاری طلا (ENIG)

- خروجی فنی (مستندات)

- فایل‌های نهایی طراحی (PCB (Gerber و شماتیک

- فهرست کامل قطعات (BOM) و گزارش‌های شبیه‌سازی (SI)

- گزارش علمی - پژوهشی جامع از کلیه مراحل طراحی، ساخت، تست و اعتبارسنجی

تسهیم مالکیت فکری

مالکیت معنوی

مجری در مالکیت معنوی ناشی از اجرای پژوهش سهیم خواهد بود. انتشار مقاله مشترک بین مجری و متقاضی در ژورنال‌های داخلی و خارجی و ارائه مقاله در کنفرانس‌ها و سمینارها با موافقت و ذکر نام همه دست‌اندرکاران مجاز خواهد بود. در خصوص مالکیت معنوی مرتبط با طرح‌های ثبت اختراع، توافق‌نامه جداگانه با اولویت شرکت متقاضی منعقد خواهد شد.

مالکیت منافع مادی

با توجه به مدل کسب‌وکار شرکت متقاضی که تولیدکننده سرور است، منافع مالی ناشی از تجاری‌سازی و تولید انبوه این فناوری به‌طور کامل متعلق به شرکت متقاضی بوده و مجری تنها حق‌الزحمه اجرای پروژه پژوهشی را دریافت خواهد کرد. استفاده از خروجی‌های این پژوهش در سایر پروژه‌های شرکت متقاضی منوط به توافق طرفین است.

نحوه پذیرش

پذیرش طرح‌ها رقابتی است و از بین پروپوزال‌های دریافتی، موردی که شرایط زیر را داشته باشد، در اولویت خواهد بود:

۱. ترکیب تخصصی و سابقه کاری تیم پیشنهادی مرتبط با زمینه‌های مهندسی فرکانس بالا، طراحی PCB، شبیه‌سازی SI/PI باشد.
۲. افراد پیشنهادشده، دارای سابقه پژوهشی و فنی اثبات‌شده در زمینه طراحی و آزمون بردهای فرکانس بالا (حداقل تا فرکانس ۱۶ گیگاهرتز) باشند.
۳. زمان‌بندی، هزینه و شرح خدمات، متناسب و مرتبط با پژوهش موردتقاضا باشد (در این بخش، مجری می‌تواند برآورد اولیه خود را اعلام کند اما بدیهی است جزئیات اجرایی در ابتدای امر مشخص نیست و مجری و کارفرما با علم به این موضوع وارد این توافق خواهند شد).

۴. پروپوزال، طبق فرمت پیشنهادی بنیاد، تهیه و از طریق سامانه کایپر ارسال شده باشد.

۵. فونت حروف و اعداد فارسی B Nazanin و اندازه قلم ۱۳ و فونت حروف و اعداد انگلیسی، Times New Roman و اندازه قلم ۱۱ باشد.

هزینه‌های قابل قبول

- حق تحقیق نیروی انسانی (اعضای اصلی تیم)
- هزینه‌های مربوط به شبیه‌سازی‌ها (در صورت نیاز به لایسنس‌های خاص)
- هزینه‌های ساخت PCB (پروتوتایپ‌ها)
- هزینه تأمین قطعات الکترونیکی مورد نیاز (BOM)
- هزینه‌های مونتاژ ماشینی
- هزینه تست‌ها و آنالیزها (استفاده از تجهیزات آزمایشگاهی مانند VNA)
- هزینه خدمات جانبی (در صورت نیاز)

حوزه‌های اولویت‌دار تیم پژوهشی

- مهندسی برق (گرایش الکترونیک یا مخابرات - میدان)
- طراحی PCB با نرم‌افزار Altium Designer یا مشابه
- شبیه‌سازی الکترومغناطیس با ADS، HFSS و مشابه

- آشنایی با استانداردهای PCIe و مفاهیم Signal Integrity

- آشنایی با مفاهیم مدیریت توان و طراحی Power Distribution Network (PDN)

شرایط پیشنهاد دهنده پروپوزال

پژوهشگر اصلی تیم لازم است عضو هیات علمی فعال یکی از دانشگاه‌ها و مؤسسات آموزش عالی کشور باشد. پس از دریافت پروپوزال از طریق سامانه، ارزیابی انجام گرفته و در صورت کسب امتیاز بالا، تیم برگزیده جهت مذاکره با بنیاد و شرکت متقاضی دعوت خواهد شد.

سقف حمایت

پژوهش پیشنهاد شده تا سقف ۸۰ درصد توسط بنیاد ملی علم ایران حمایت خواهد شد. بدیهی است که مابقی هزینه‌ها توسط شرکت متقاضی پژوهش تامین خواهد شد. پیشنهاد می‌شود تیم‌های پژوهشی، برنامه خود را برای تأمین مشارکت مالی شرکت متقاضی در پروپوزال ارائه دهند.

تاریخ فراخوان

کلیه افراد واجد شرایط به مدت یک ماه از تاریخ انتشار فراخوان یعنی تا تاریخ ۱۷ مهر فرصت دارند که پروپوزال خود را از طریق سامانه کاپیر برای بنیاد ملی علم ایران ارسال نمایند.

شیوه ثبت نام و ارسال درخواست

پژوهشگران گرامی جهت ثبت نام می توانند به سامانه کاپیر مراجعه و از طریق بخش متقاضیان/ پژوهشگران اقدام نمایند. در صورتی که در این سامانه پروفایل مشخصات فردی ندارید، ابتدا ثبت نام نموده و سپس به وسیله نام کاربری (Email) و رمز عبور اعطا شده وارد سامانه شوید. پس از ورود در بخش ارسال طرح جدید می توانید از کارتابل پژوهش عمیق شرکت های دانش بنیان اقدام به ارسال طرح نمایید.

مسئول پاسخگویی

پژوهشگران پس از مطالعه توضیحات فراخوان و آیین نامه های مربوطه در پورتال بنیاد علم، در صورت داشتن هرگونه ابهام یا سؤال در خصوص فرآیند ارسال طرح، شرایط و محتوای علمی فراخوان می توانند از پروفایل خود در سامانه کاپیر با کارگروه دانش بنیان از طریق تیکت، یا با ارسال رایانشانی hatamkhani.a@insf.org سؤالات خود را مطرح نمایند یا با شماره تلفن ۰۲۱۸۲۱۶۱۱۵۰ (آقای حتم خانی) تماس بگیرید.



بنیاد ملی علم ایران

تلفن: ۰۲۱ - ۸۲۱۶۱۰۰۰

کدپستی: ۱۴۳۹۶۳۴۶۶۵

تهران، خیابان کارگر شمالی،

بالتر از تقاطع جلال آل احمد، خیابان پنجم، پلاک ۳۳

پست الکترونیکی: info@insf.org